SRAM大多是由CMOS管組成的揮發(fā)性靜態(tài)存儲(chǔ)器。在掉電后存儲(chǔ)器中所存數(shù)據(jù)就會(huì)丟失。隨機(jī)靜態(tài)存儲(chǔ)器可以對(duì)任何地址進(jìn)行讀寫操作，通過鎖存器的原理對(duì)數(shù)據(jù)進(jìn)行保存，在無操作狀況下，鎖存器處于穩(wěn)態(tài)，保持?jǐn)?shù)據(jù)穩(wěn)定，不用進(jìn)行周期性的電荷刷新。SRAM由基本單元構(gòu)成的陣列以及外圍電路構(gòu)成，其中陣列的劃分和外圍電路的優(yōu)劣對(duì)整個(gè)SRAM的性能有很大的影響。
 
SRAM是隨機(jī)存儲(chǔ)器的一種，它由靜態(tài)揮發(fā)性存儲(chǔ)單元組成的存儲(chǔ)陣列(或者叫內(nèi)核，core) 組成，其地址譯碼集成在片內(nèi)。SRAM 速度很快而且不用刷新就能保存數(shù)據(jù)不丟失。它以雙穩(wěn)態(tài)電路形式存儲(chǔ)數(shù)據(jù)，結(jié)構(gòu)復(fù)雜，內(nèi)部需要使用更多的晶體管構(gòu)成寄存器.以保存數(shù)據(jù)。SRAM由于靠連續(xù)的供電來維持所存數(shù)據(jù)的完整性，故屬于易揮發(fā)性存儲(chǔ)器。
 
SRAM電路結(jié)構(gòu)與操作和一般的RAM類似，由存儲(chǔ)陣列、靈敏放大器、譯碼器、輸入輸出電路和時(shí)序控制電路五大部分組成。存儲(chǔ)單元按行和列排列起來就組成了sram芯片的陣列結(jié)構(gòu)，行和列分別稱為“字線”和“位線”。每個(gè)存儲(chǔ)單元對(duì)應(yīng)于一個(gè)唯一的地址，或者說行和列的交叉就定義出了地址，而且每一個(gè)地址和某一特定的數(shù)據(jù)輸入輸出端口是相連的。一個(gè)存儲(chǔ)芯片上的陣列(或者自陣列)數(shù)目是由整個(gè)存儲(chǔ)器的大小、數(shù)據(jù)輸入輸出端口數(shù)目、存儲(chǔ)速度要求、整個(gè)芯片的版圖布局和測(cè)試要求所決定的。
     
如圖1所示存儲(chǔ)陣列是由存儲(chǔ)單元(cell)構(gòu)成的矩形陣列。每一個(gè)單元都有自己獨(dú)特的地址，通過外圍的譯碼電路選中相應(yīng)的單元進(jìn)行讀寫操作。譯碼電路包括行譯碼電路和列譯碼電路，其中行譯碼電路用來從2* 行中選中一行，列譯碼是從2* 中列中選出一-列。這樣通過行譯碼列譯碼的共同作用來從陣列中選出相應(yīng)的單元進(jìn)行讀寫操作。靈敏放大器和寫入電路用來對(duì)數(shù)據(jù)進(jìn)行讀寫操作。
 
在數(shù)據(jù)讀出過程中，由于位線過長(zhǎng)使得從單元中讀出的信號(hào)很弱，需要用靈敏放大器來放大信號(hào)，加快數(shù)據(jù)的讀出過程。寫入電路用來進(jìn)行數(shù)據(jù)的輸入?？刂齐娐分饕脕砜刂茢?shù)據(jù)的讀寫以及譯碼過程。通過相應(yīng)的控制信號(hào)如讀使能信號(hào)寫使能信號(hào)等來控制數(shù)據(jù)的讀寫操作。
 
 
 
關(guān)鍵詞：SRAM